在芯片设计流程之内，网表对比属于确保设计在逻辑综合直至物理实现各个阶段维持一致性颇为关键的那一步骤。就算是开展ECO工程变更，又或者是检查后端布局布线结束后的网……
在芯片设计流程之内，网表对比属于确保设计在逻辑综合直至物理实现各个阶段维持一致性颇为关键的那一步骤。就算是开展ECO工程变更，又或者是检查后端布局布线结束后的网表是不是跟原始逻辑保持一致，对于这般的情况而言，网表对比都起到了不可缺少的验证作用，从而协助工程师能够尽早地发现并且定位设计之中存在出这些分歧点这情形。
为什么网表对比很重要
针对复杂的数字电路设计流程这一背景，网表会历经多次转变，综合工具把 RTL 代码转变为门级网表，布局布线工具依据时序以及面积要求，对网表予以优化并且插入缓冲器，每一回转变都有可能引入人为失误或者工具误操作，致使最终流片的网表和原始设计之意不相符，凭借严谨的网表对比，能够确保前后端数据的一致性，规避因网表不匹配致使的流片失败，这是降低流片风险、保障芯片一次成功的关键举措。
网表对比的常用方法
工程师常常会采用逻辑锥对比、结构对比这两种方式，逻辑锥对比是经由剖析网表里每个寄存器的输入逻辑，把两个网表划分成独立的逻辑锥来开展比较，此种方法能够迅速定位逻辑差异，结构对比更着重于核查网表的连接关系以及实例名称，时常用于验证简单的改名或者电平转换操作，在实际项目当中，通常需要将这两种方法结合起来，去应对从简单修改到复杂逻辑重构的各式各样的验证场景。
如何选择合适的网表对比工具
现在，像Cadence的Conformal Lec以及Synopsys的Formality这样的主流EDA工具中的网表对比工具，在业界被广泛用作工具于选择之时，首先要考虑跟现有设计流程的兼容性问题，以此来确保那工具能够去读取你的网表格式还有库文件。其次呢，需关注该工具针对大规模设计的处理能力，就好比内存消耗以及运行的时间。另外，那工具有对ECO的自动生成的支持情况、Debug调试时候的便捷程度也是身为重要考量的因素，这些功能能够极大地缩短工程师去定位差异的时间范围。
网表对比常见问题及解决方法
实际操作时，常碰到误报差异状况，像库单元命名不一样、常量电源地网络处理不妥致使对比失败。解决此类问题一般得编写匹配文件或者设置对比选项，告知工具哪些单元或节点是等效的。还有个常见问题，因设计中有异步电路或者锁存器，造成逻辑锥对比出现不确定状态，此时要仔细剖析设计结构，恰当设置对比的黑盒或约束路径，才可得到准确的对比结果。
在你近来的项目里头，碰到最为棘手的网表对比的问题究竟是啥呢，欢迎于评论区去分享你的经验，并且也千万不要忘记点赞以及转发，从而让更多的工程师能够看到这些实用的技巧呀！
微信扫一扫 
