在高速印刷电路板设计里头，差分对等长匹配这一项是确保信号完整性的关键技术当中的一个，它能够有效抑制共模噪声，借由保证差分信号同时抵达接收端，进而获取清晰的信号……
在高速印刷电路板设计里头，差分对等长匹配这一项是确保信号完整性的关键技术当中的一个，它能够有效抑制共模噪声，借由保证差分信号同时抵达接收端，进而获取清晰的信号眼图，要是忽略等长匹配，信号时序偏差这样的情况会致使信号质量严重降低，甚至造成系统误码。
差分对为什么要做等长匹配
依据两根线极性相反的电平变化来传输信息，所述为差分信号。在理想状况下，这两根信号应当同时抵达接收端实施相减，用于抵消掉外部的共模干扰。要是两条走线长度并不一致，信号到达时间便会出现偏差。
被称作“对内偏移”的是这种时间差，偏移会致使部分信号能量在接收端没办法被完美抵消，共模噪声抑制能力降低，信号的眼图张开度变小，在像DDR、PCIe、USB3.0等高速率接口里，微小的长度差异都可能引发时序违例，因而必须开展严格的等长控制。
差分对等长匹配公差怎么定
并非等长匹配要求绝对等长，而是需一个合理公差范围。这个公差通常由信号上升时间以及传输速率决定。一个经验法则是：长度偏差应小于信号上升沿空间传播距离的十分之一。
特定计算之际，工程师会留意信号于介质里的传播速度，予以时间容限转化之为长度容限之举。像对于速率为5Gbps的信号而言，其单位间隔乃为200ps，一般是要求对内长度偏差把控于5至10mil的范围之内（密耳，亦即千分之一英寸）。设计规则当中会确切设定这个“Match Tolerance”的值哟。
PCB设计时差分对如何实现等长
布线阶段实现等长，主流 EDA 工具通常具备强大的差分对布线以及等长调节效果，设计者预先设定差分对规则，涵盖线宽、线距还有目标长度，实施布线时，首要完成主要路径的连接。
接着借助工具拥有的“蛇形绕线”功能，于较短的走线上增添补偿段。这些补偿段展现为波浪形或U形，用来加大走线长度。绕线之际要留意维持对称，并且间距契合规则，防止引入新的阻抗不连续状况或是串扰问题。绕线一般放置在空间相对宽敞的区域。
差分对等长匹配常见误区有哪些
有一个常见的误区，那便是仅仅关注差分对内部的两条线达到等长状态，却忽略了差分对之间的相对长度情况存在。在多组差分对并行的情形之下，就像一组USB的D+以及D-那样，各组之间的长度同样应当达成匹配要求，不然也就会致使总线上的数据包到达时间呈现出不同步的状况。
另一个误区在于过度绕线，为了追求绝对等长，在极小区域内进行密集绕线，如此会增加走线间的耦合，有可能加剧串扰并且影响阻抗连续性。正确的做法是在满足时序要求的状况下，采用平滑、松散的绕线方式，优先确保走线质量而非机械的长度数字。
当你着手开展关于差分对的设计工作之际，究竟是以怎样的方式去权衡等长匹配所存在的公差，以及因绕线而引发的潜在信号质量方面的损失情况，能作出权衡考量的方式又是什么？诚邀你在评论区域分享你自身所拥有的实战经验，要是你自主觉得这篇文章具备一定的帮助效果，那就请通过点赞这一行为给予支持。
微信扫一扫 
